На высокой скорости передачи данных архитектура на базе переключения имеет преимущества перед шинной архитектурой и применение LVDS переключателей более предпочтительно при выборе микросхем ввода/вывода. Переключатели могут использоваться для распределения сигналов синхронизации. LVDS – один из наиболее подходящих стандартов передачи с синхронизацией на любой частоте т.к. позволяет сохранять целостность передаваемой информации.

Наименование	Описание	Напря-жение питания	Темпера-турный диапазон	Макси-мальная скорость	Входная совме-стимость	Выходная совме-стимость	Особенности	Корпус
DS90LV001TM/TLDA	Буфер, Stub hider LVDS/LVPECL to LVDS buffer	3.3	-40…+85C	800 Мбит/сек	LVDS/LVPECL	LVDS	Низкий джиттер, высококачественный выход LVDS	SOIC-8, LLP-8
DS92001TM/TLD	Буфер, Signal booster LVDS/LVPECL to LVDS buffer	3.3	-40…+85C	400 Мбит/сек	LVDS/LVPECL	BLVDS	Управляемое соотношение выходных фронтов	SOIC-8, LLP-8
CLC001AJE	LVDS/LVPECL to LVPECL buffer/cable driver	3.3	-40…+85C	622 Мбит/сек	LVDS/LVPECL	LVPECL	Регулиремая выходная амплитуда, низкий джиттер	SOIC-8
DS90CP22M-8/MT NEW!	Переключа-тель,2х2 800 Мбит в сек/ канал LVDS Crosspoint switch	3.3	-40…+85C	800 Мбит в сек/ канал	LVDS/LVPECL	LVDS	<75 ps P-P джиттер, <330 мВт мощность	SOIC-16, TSSOP-16
SCAN90CP02SP/VY NEW	Переключа-тель,2х2 1500 Мбит в сек/ канал LVDS Crosspoint switch	3.3	-40…+85C	1.5 Гбит в сек/канал	LVDS/LVPECL	LVDS	Конфигурируемая предустановка фазы, тестируемость	LLP-28, LQFP-32
DS90CP04TLD	Переключа-тель, 2х4 2500 Мбит в сек/ канал LVDS Crosspoint switch	2.5	-40…+85C	2.5 Гбит в сек/канал	LVDS/LVPECL	LVDS	Очень низкий джиттер, низкая мощность, малая площадь	LLP-32
DS92CK16TMTC	Драйвер распределения синхронизации,1:6 (Bus LVDS to LVMOS) clock distribution	3.3	-40…+85C	125 МГц	LVDS	(LV)TTL/LVCMOS	50ps искажение TTL–выхода канал-канал	TSSOP-24
DS90LV110TMTC	Драйвер распределения синхронизации,1:10 (Bus LVDS to LVMOS) clock distribution	3.3	-40…+85C	800 Мбит/сек	LVDS	LVDS	Низкий джиттер, LVPECL/LVDS-совместимые входы	TSSOP-28
DS90LV110ATMT	Драйвер распределения синхронизации,1:10 (Bus LVDS to LVMOS) clock distribution	3.3	-40…+85C	800 Мбит/сек	LVDS	LVDS	DS90LV110 обнаружение ошибки по входу	TSSOP-28