Дополнительные функции выводов порта B

Дополнительные функции выводов порта B следующие:

• OC2/PWM2, Бит 7
  Вывод сравнения выхода таймера/счетчика2 (OC2) или PWM выход таймера/счетчика2, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
• OC1B/PWM1B, Бит 6
  Вывод сравнения выхода B таймера/счетчика1 (OC1B) или PWM выход B таймера/ счетчика1, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
• OC1A/PWM1A, Бит 5
  Вывод сравнения выхода A таймера/счетчика1 (OC1A) или PWM выход A таймера/ счетчика1, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
• OC0/PWM0, Бит 4
  Вывод сравнения выхода таймера/счетчика0 (OC0) или PWM выход таймера/счетчика0, находящегося в PWM режиме. Для выполнения этих функций вывод должен быть сконфигурирован как выход.
• MISO - PORTB, Бит3
  Определяет вывод SPI канала как вход данных в режиме ведущего или как выход данных в режиме ведомого. При разрешении SPI как ведущего, этот вывод конфигурируется как вход, независимо от установки бита DDB3. При разрешении SPI как ведомого направление данных на этом выводе управляется битом DDB3 и, если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB3. Подробности см. в описании SPI порта.
• MOSI - PORTB, Бит 2
  Вывод SPI канала, определяемый в ведущем режиме SPI как вход данных и как выход данных в ведомом режиме. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB2. При разрешении SPI как ведущего направление данных на этом выводе управляется битом DDB2 и, если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB2. Подробности см. в описании SPI порта.
• SCK - PORTB, Бит 1
  Выход тактового сигнала в ведущем режиме SPI канала, вход тактового сигнала в ведомом режиме SPI канала. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB1. При разрешении SPI как ведущего направление данных на этом выводе управляется битом DDB1 и, если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB1. Подробности см. в описании SPI порта.
• SS - PORTB, Бит 0
  Вход выбора порта как ведомого. При SPI разрешенном как ведомый этот бит конфигурируется как вход, независимо от состояния бита DDB0. Как ведомый SPI активируется когда на этот вход подан низкий уровень. При SPI разрешенном в качестве ведущего, направление данных на этом выводе управляется состоянием бита DDB0. Если вывод определен как вход, подключение нагрузочного резистора управляется битом PORTB0. Подробности см. в описании SPI порта.