Каждый из выводов порта синхронизирован, однако на рисунке защелка синхронизации не показана.
Рис. 48. Схема организации вывода порта A (выводы PA0 - PA7)
