Регистр управления EEPROM - EECR - (EEPROM Control Register)

• Bits 7..4 - Res: Reserved bits - Зарезервированные биты
  Эти биты в микроконтроллерах ATmega603/103 зарезервированы и при считывании всегда покажут состояние 0.
• Bit 3 - EERIE: EEPROM Ready Interrupt Enable - Разрешение прерывания по готовности EEPROM
  При установленных в состояние 1 бите EERIE и I-бите регистра SREG разрешается прерывание по готовности EEPROM. При очищенном бите EERIE прерывание запрещено. Запрос прерывания по готовности EEPROM при очищенном бите EEWE генерируется непрерывно.
• Bit 2 - EEMWE: EEPROM Master Write Enable - Управление разрешением записи EEPROM
  Бит EEMWE определяет, будет ли установленный в состояние 1 бит EEWE разрешать запись в EEPROM. При установленном в состояние 1 бите EEMWE установка бита EEWE приведет к записи в EEPROM по заданному адресу. Если же бит EEMWE будет находиться в состоянии 0, то установка бита EEWE никакого эффекта не окажет. Установленный программным путем бит EEMWE аппаратно очищается через четыре тактовых цикла. См. описание процедуры записи EEPROM в описании бита EEWE.
• Bit 1 - EEWE: EEPROM Write Enable - Разрешение записи EEPROM
  Сигнал разрешения записи EEPROM EEWE (EEPROM Write Enable Signal) является стробом записи в EEPROM. Запись установленных данных по установленному адресу EEPROM выполняется по установке бита EEWE. При этом бит EEMWE обязательно должен быть в состоянии 1, иначе запись не произойдет. Процесс записи EEPROM выполняется следующей процедурой (очередность выполнения пунктов 2 и 3 значения не имеет):
  
  2. Подождать сброса бита EEWE в состояние 0.
  3. Записать новый адрес в EEAR (при необходимости).
  4. Записать новые данные (при необходимости).
  5. Установить в состояние 1 бит EEMWE регистра EECR.
  6. В течение четырех тактовых циклов после установки EEMWE установить в состояние 1 бит EEWE.
  По истечении времени записи (типовое значение 2,5 мс при V_CC = 5 В или 4 мс при V_CC = 2,7 В) бит EEWE аппаратно очищается. Пользовательское программное обеспечение может тестировать состояние этого бита для определения момента сброса его в 0, чтобы начать запись следующего байта. После установки бита EEWE CPU, прежде чем начать выполнение следующей команды, останавливается на два тактовых цикла.
• Bit 0 - EERE: EEPROM Read Enable - Разрешение чтения EEPROM
  Сигнал разрешения чтения EERE (EEPROM Read Enable Signal) является стробом чтения EEPROM. Бит EERE должен быть установлен по установлении в регистре EEAR требуемого адреса. После аппаратной очистки бита EERE считываемые данные будут располагаться в регистре EEDR. Считывание байта данных выполняется одной командой и не требует опроса бита EERE. При установленном бите EERE CPU останавливается на четыре тактовых цикла, прежде чем начнет выполнение следующей команды. Пользователю необходимо тестировать состояние бита EEWE перед началом операции чтения. Если новые данные или адрес будут записываться в регистры I/O EEPROM в то время, когда будет выполняться операция записи, то операция записи будет прервана и результат записи будет неопределенным.