б) BD 53xx

Временные диаграммы и основные расчетные соотношения

Когда напряжение Vdd ниже порога срабатывания - величины Vdet + ΔVdet, транзистор Q3 открывается и разряжает времязадающий конденсатор, подключаемый к выводу “CT” .На инверсном выходе триггера Шмита устанавливается высокий логический уровень, а на выходе Vout микросхемы через время T_PHLнизкий логический уровень. Когда напряжение Vdd равно или выше порога срабатывания, времязадающий конденсатор заряжается через внутренний резистор при запертом транзисторе Q3 и на выходе Vout микросхемы с задержкой T_PLH установится высокий логический уровень. Необходимый гистерезис обеспечивается резистором R3 и составляет 0,05 Vdet. Временные диаграммы, поясняющия логику работы ИС, приведены на рис. 2

Рис. 2 Временные диаграммы

Задержка T_PLH при превышении напряжения порога срабатывания определяется соотношением (1):

T_PLH = 0,69 C_CT R_CT, (1) где:
C_CT - емкость конденсатора, подключенного к выводу СТ
R_CT - сопротивление внутреннего резистора (типовое значение 9 Мом)

Таким образом, при C_CT = 0,047 мкФ задержка составит 292 мс. Задержка T_PHL при снижении питающего напряжения менее порога срабатывания описывается более сложным соотношением (2):

T_PHL = T_A + T_B + T_C, (2) где:
T_A - время задержки, определяемое внешними элементами C_L и R_L (3).
T_B - время задержки, определяемое внешним конденсатором C_CT(4)
T_C - задержка, вносимая микросхемой, составляет около 21 мкс.

где: Vdet - напряжение срабатывания C_L - емкость конденсатора, подключаемого между выводом Vout и GND I_OL - ток разряда конденсатора, протекающий через вывод Vout (около 5 мА).

где: C_CT - емкость внешнего времязадающего конденсатора I_CT - ток разряда конденсатора, протекающий через вывод CT (около 0,2 мА).

Рис. 3 Реализация цепей сброса микроконтроллеров по напряжению питания на микросхемах BD 53xxи BD 53xx.